VHDL-Simulation und -Synthese

Deutsch. Die erweiterte 8. Auflage dieses Standardwerks ergänzt die bisherige Darstellung der VHDL-Simulation des Buches durch konkrete Benutzeranleitungen für den VHDL-Simulator ModelSim. Auch wird die Verwendung des Simulations- und Synthesewerkzeugs Vivado vorgestellt, erforderlich um VHDL-Code in neueren FPGAs der Fa. Xilinx zu implementieren. Mit ausgewählten Beispielen werden Implementierungen für Artix-FPGAs vorgestellt und diskutiert. Englisch. The expanded 8th edition of this standard textbook supplements the book’s previous presentation of VHDL simulation with detailed user instructions for the ModelSim VHDL simulator. It also presents the application of the simulation and synthesis tool Vivado, as required to implement VHDL code in the Xilinz firm’s new FPGAs. Selected examples illustrate and describe implementations for Artix FPGAs.